套刻误差是光刻工艺中最重要的概念之一，什么是套刻误差呢？

 

在芯片制造工艺中，图案是先存在于掩模版(Mask，也叫光罩)之上，之后经过曝光显影转移到光刻胶上，再经过刻蚀等工艺转移到wafer上，然后去掉光刻胶，图案就存在于wafer上。例如，下图是通过光刻以及刻蚀产生金属连线的过程，

 

图1 套刻简化过程

 

 一开始的金属膜层是全部覆盖在wafer表面的，通过光刻把掩模版上的图案传递到光刻胶上，刻蚀掉多余的金属再去掉光刻胶，就在表面留下了金属线条。那么现在金属线条就是已有的图形了。随后要在wafer上继续通过光刻胶图案刻蚀出通孔来连接金属线，就要光刻胶和金属线条进行对准，金属线条称为参考层，通孔对应的光刻胶图案称为当前层，当前层与参考层之间的偏差就是套刻误差，套刻误差越小越好，如果偏差过大导致通孔没有和金属线连在一起将导致断路，这是芯片制造中必须要避免的。

 

带有参考层的wafer进入到光刻机里以后，光刻机会自动把当前层的掩膜版与参考层的图案进行对准，然后进行曝光，最终表现出来的是光刻胶图案与参考层图案的对准，对准的好不好呢？就要通过单独的量测设备测量套刻误差来判断，套刻误差足够小则不需要调整，如果过大，就需要把测量结果经过一系列的计算反馈到光刻机里进，光刻机根据这些参数修正之后，wafer再传入光刻机，掩膜版与参考层就会对的更准，能达到要求了。

 

稍微展开说一下套刻误差修正的具体过程。

 

首先是套刻误差的测量，设备主要是KLA的Archer，显然，套刻误差测量需要参考层与当前层的图案，但是这个图案不是上面例子中真正的芯片中的连线，而是放在shot(一次曝光的区域)边缘的、专门设计用来测量套刻误差的图案，这里就展示一个比较简单的图案“box in box”，外圈是参考层刻蚀形成的图案，内圈是当前层的光刻胶图案，ΔX和ΔY代表偏离中心的值就是套刻误差。

 

图2 “box in box”型的套刻标记，ΔX和ΔY就是在x和y方向上的套刻误差，右图是套刻标记在shot中的位置

 

 一个shot一般会测量四个或以上个数的套刻标记，一个wafer一般测量9个或以上个数的shot，这样我们就得到了很多的套刻误差数据，怎么根据这些数据进行修正呢？最简单的是线性修正，使用线性模型对测量数据做模型分析：套刻标识得到的套刻误差数据计算出十个参数，不同的参数起到的修正作用不同，这些参数通过线性公式计算，将结果反馈到光刻机进行修正，就能对的更准，让套刻误差减小。不难看出，我们只测量了9个shot的四个位置的数据来让所有区域得到修正，修正后也不是完全对准的，会有一定的修正残留。线性模型使用的十个参数有其在物理上的含义，其中六个用于修正曝光区域网格(inter-field)，剩余四个用于修正曝光区域内部(intra-field)；

 

这部分的内容还是比较复杂的，这里只简单的说一下什么是inter-field和intra-field。

 

下图就是所谓的inter-field套刻误差, a图是参考层的shot布局，黑点是shot的中心位置，曝光时wafer步进移动，掩模版对准到下一个shot上，然后进行扫描曝光（shot会有重叠），直到整片wafer全部曝光完成；参考层中每个shot的中心位置点相连组成了一个网格(b图中蓝线)。

 

a                                                                              b

 

图3 参考层的shot，黑点代表中心位置，黑点构成的蓝色连线是步进曝光的网格

 

然后到了当前层的曝光，最好的结果也就是套刻误差为0应该是与前一层的shot完全对准，但实际上会像下图中一样有偏差，a图红框代表当前层的shot，与参考层的shot没有完全对准有所偏差。当前层的shot中心(红点儿)也构成了一个网格，这个网格与参考层网格(蓝线)之间的偏差就是inter-field套刻误差。10个参数中的6个参数修正的就是整个网格。

 

a                                                                                b

图4 a图是当前层的曝光shot(红色框)与参考层的shot有所偏差，红点是当前层shot的中心位置；b图是红点连线构成的网格与参考层网格的偏差

 

而其余4个参数修正的是曝光区域内部的套刻误差，也就是一个shot内部与前一层的偏差

 

图5 当前层(实线)与参考层(虚线)在shot内部的偏差

 

来源：芯路探索

关键词： 光刻机