晶振在EMC电路板上的布局要点

 

1. 靠近时钟源器件：晶振应尽量靠近需要时钟信号的芯片（如MCU），以减少时钟线长度，降低信号延迟和干扰。

 

2. 接地与屏蔽：

 

• 晶振下方的PCB层应做铺铜处理，保持地平面完整。

 

• 晶振外壳应接地，避免辐射超标。

 

• 晶振周围可设置地环路，增强屏蔽效果。

 

3. 布线要求：

 

• 时钟信号线应尽量短直，避免转弯过多。

 

• 晶振下方及周围300mil内禁止布线。

 

• 高频信号线应远离晶振电路。

 

4. 去耦与滤波：

 

• 晶振电源引脚附近应布置去耦电容，按电源流入方向依容值从大到小顺序摆放。

 

• 可在晶振电源路径中加入磁珠或使用LDO供电。

 

5. 其他注意事项：

 

• 晶振不能放置在PCB边缘，距离板边应保持1cm以上。

 

• 晶振周围尽量避免其他元器件，防止相互干扰。

 

晶振的EMC案例

 

案例1：晶振与接口距离过近导致辐射超标

 

• 问题描述：某产品在EMC测试中，发现50MHz、75MHz频点严重超标，且100MHz、125MHz等25MHz倍频点幅值接近限值线。经检查发现，晶振与I/O接口距离过近，晶振产生的高频噪声通过信号线耦合到接口，形成辐射天线。

 

• 解决措施：

 

• 将晶振尽量往板内移，保持与其他信号线300mil以上距离。

 

• 晶振下方做敷铜处理，保持地平面完整。

 

• 信号线避免从晶振下方穿过，减少容性耦合。

 

案例2：晶振下方未做地平面处理

 

• 问题描述：某模块在测试中发现350MHz频点的辐射超标。经检查，晶振下方PCB未做局部地平面敷铜处理，导致晶振产生的共模RF电流无法有效抵消，从而辐射出去。

 

• 解决措施：

 

• 晶振下方做完整的地平面敷铜处理，并通过过孔与内层地平面连通。

 

• 保证晶振下方无其他信号线穿过，避免噪声耦合。

 

案例3：晶振电源噪声导致信号干扰

 

• 问题描述：在某通信系统中，晶振的电源噪声导致时钟信号不稳定，影响信号同步。

 

• 解决措施：

 

• 在晶振电源引脚附近增加去耦电容，降低电源噪声。

 

• 使用低噪声的LDO供电，进一步提高电源稳定性。

 

通过以上案例可以看出，晶振的合理布局和接地处理对电磁兼容性至关重要。

 

来源：质量提升与技术

关键词： 晶振 EMC电路板