先进封装技术通过密集的芯片间互连（D2D）、2.5D中介层、3D芯片堆叠以及在中介层上的3.5D芯片堆叠，实现了芯粒（Chiplet）的异质集成。这些创新正以更低的成本延续摩尔定律，因为通过光刻技术进行晶体管缩微的传统方法已变得越来越昂贵。通过利用具有更小芯片尺寸的优化芯粒，异质集成提升了器件性能、降低了成本并提高了良率。然而，这也给IC封装带来了重大挑战。
随着互连节距缩小至10μm以下甚至1μm，晶圆上芯片（DoW）和晶圆上晶圆（WoW）混合铜键合（HCB）技术正在取代基于焊料的微凸块热压键合（TCB）用于芯片堆叠。虽然互连变得更小、更密集，但为了满足高性能计算（HPC）和人工智能（AI）应用不断增长的需求，集成了更多芯粒和高带宽内存（HBM），整体封装尺寸却在增大。这些市场要求更高的性能、更低的功耗、更宽的内存带宽和更低的延迟。
为确保复杂先进封装的可靠性，需进行各种标准可靠性测试以加速模拟真实使用条件。标准可靠性测试包括以下内容：
预处理（PC）测试：涉及湿热浸泡和多次回流，以模拟运输、存储和印刷电路板（PCB）组装条件。
温度循环（TC）测试：使器件经受极端温度波动，以模拟反复的通电/断电循环。
烘烤测试：将器件暴露于长时间高温下，以模拟长期运行。
无偏置高加速应力测试（UHAST）和有偏置高加速应力测试（BHAST）：模拟高温高湿的恶劣环境，其中BHAST还施加电偏置。
每次可靠性测试都会诱发特定的失效模式和机制。例如，PC测试可能因回流过程中吸收的水分或有机污染物产生的蒸汽压而导致爆米花效应或分层。TC测试通常导致与热机械应力相关的失效，如焊点疲劳或基板走线开裂。烘烤测试可能导致金属间化合物（IMC）老化或材料退化。UHAST失效通常与腐蚀相关，而BHAST失效则因施加的偏置同时涉及腐蚀和电化学反应。
理解可靠性测试中的失效率分布对于识别失效是缺陷驱动、本质失效还是由于损耗至关重要。著名的“浴盆曲线”说明了三个失效阶段：
早期失效（Infant Mortality Failures）：源于工艺缺陷，可通过优化组装工艺或实施筛选测试来缓解。
本质失效（Intrinsic Failures）：以恒定速率发生，源于设计、部件选择或应用特定因素，通常需要重大的工艺改进来缓解。
损耗失效（Wear-Out Failures）：在长时间测试后出现，标志着器件寿命的终结。
故障隔离（Fault Isolation，FI）和失效分析（Failure Analysis，FA）技术对于在可靠性测试后或在生产线终端（EOL）识别导致电气失效的缺陷至关重要。一旦缺陷被定位，FA方法便被用来调查其根本原因、提出失效机制并为解决问题提供反馈。FA在封装技术发展中扮演着关键角色。然而，随着封装尺寸增大和设计日益复杂，FA面临着巨大的挑战。
在高带宽内存（HBM）等堆叠芯片结构中，获取有关缺陷的Z轴信息至关重要。此外，当封装尺寸超过100 mm x 100 mm时，由于大多数FA工具的视场（FOV）限制，对整个封装进行检测变得困难。虽然可以采用图像拼接技术，但这会降低检测吞吐时间（TPT）。再者，可靠性测试后单个封装内可能存在多个电气失效，使得在三维（x, y, z）空间中进行非破坏性失效定位成为一大挑战。另一个关键问题是密集的芯片间（D2D）互连的故障隔离，这些互连通常缺乏直接的焊球阵列（BGA）接入点进行电气测试，在复杂的样品制备和有限的FI-FA工具分辨率方面面临重大挑战。
除了电气FA挑战之外，挑战还延伸至成像、物理FA和材料分析领域。迫切需要具有高分辨率和大视场的非破坏性成像技术。在大面积区域内进行样品制备以揭示细微缺陷且无伪影的技术是物理FA的关键挑战。在界面处检测百万分之一（ppm）级别的污染，以及以亚微米分辨率识别有机污染是材料分析领域的主要挑战。
从商业角度来看，为满足行业对更短产品开发周期、大批量制造和成本效益的需求，先进封装的FI-FA需要优先考虑：
低成本。
快速周转。
高缺陷检测成功率。
一个结构良好的FI-FA工作流程对于在合理时间内识别复杂封装中的电气失效至关重要。典型的FI-FA流程包括：
问题陈述评审。
失效验证。
非破坏性成像调查。
电气失效分析。
物理失效分析。
材料分析。
尽管常被工程师低估，但问题陈述评审实际上是FA中非常关键的一步。它涉及收集关键信息，包括：
失效发生条件和历史：了解失效是发生在EOL、可靠性测试期间还是客户退货。EOL失效通常表明工艺相关缺陷，而可靠性失效则是极端应力条件的结果。客户退货失效需要来自现场的详细热历史和测试历史。
失效率分析：高EOL失效率表明存在重大工艺问题，而低失效率可能意味着随机缺陷。可靠性失效遵循“浴盆曲线”，失效模式分为早期失效、本质失效或损耗失效，每种情况需要不同的FA方法。
利用历史FA数据：来自类似系统的过往失效案例可以指导FA策略，有时甚至无需进行广泛的电气和物理分析即可识别缺陷。
在进行耗时的FA步骤之前，需要进行失效验证以排除测试仪接触问题、测试程序不成熟和间歇性失效。对于开路和短路等参数失效，需将电流-电压（I-V）曲线和电阻测量值与良品（Passing）器件进行比较。功能失效则使用调试测试仪和测试程序进行验证，以确认其与通过单元的偏差。
一旦失效得到验证，便使用具有大视场的非破坏性成像技术检查整个AOI。例如，可以使用光学显微镜检查整个封装，寻找任何可能的操作损伤。扫描声学显微镜（SAM）可用于扫描包括所有芯片在内的整个封装，以检查大的分层或裂纹。如下图所示显示了一个带嵌入式芯片的PCB的穿透式SAM（TSAM）扫描图。红色箭头指向一个嵌入式芯片芯片角落的“暗点”，表明存在芯片裂纹。
通过优化倾斜和旋转角度，可使用2D X射线实时检查整个凸块区域的焊点完整性并识别有缺陷的焊点。如下图所示，先进封装中一级互连FLI（即芯片与有机基板之间的焊点）的2D X射线图像。这些2D X射线图像是在没有任何样品制备的情况下非破坏性拍摄的。通过识别在优化样品倾斜和旋转条件下拍摄的2D X射线图像中的不同几何形状，可以识别FLI缺陷，如非接触开路、未润湿和部分未润湿，这将大大提高FA的TPT。
红外显微镜成像可用于检查所有芯片是否存在内部裂纹。如下图所示，展示了一张从未经任何样品制备（如芯片减薄）的先进封装芯片背面拍摄的红外图像。图像中红色箭头指向的暗影表明存在内部芯片裂纹，该裂纹已扩展到芯片有源区并损坏了电路，导致电气失效。
如果非破坏性成像揭示了明显的缺陷，则该单元将绕过电气故障隔离，直接进入物理和材料分析。然而，如果未发现明显缺陷，则需要进行详细的电气FA。
电气FA可以在非常复杂的先进封装中精确定位细微缺陷。在封装级别无需样品制备的常用技术包括：时域反射计（TDR）、电光太赫兹脉冲反射计（EOTPR）、锁定热成像（LIT）和磁场成像（MFI）。光学故障隔离工具、电子束成像和探针技术通常用于器件功能失效的FA，这需要芯片减薄和分层。在复杂的样品制备后进行微米或纳米尺度的探针测试对于定位失效也非常有效。通常结合使用各种类型的故障隔离工具来定位先进封装中的失效点。
非破坏性、高分辨率的故障隔离（FI）技术能够在三维（x, y, z）空间中识别缺陷，这对于先进封装失效分析（FA）至关重要，特别是对于存在多个失效点的单元。锁定热成像（LIT）在检测三维空间中的短路和阻性失效方面尤其有效，且无需样品制备。LIT通过利用热传播的时间依赖性特性提供Z轴缺陷定位。激励信号与由此产生的热响应之间的相位偏移与热扩散相关的时间延迟相对应。该相位偏移受激励信号的锁频、以及器件各层的热特性和厚度的影响。通过将来自已知缺陷深度的参考单元的锁频与相位偏移曲线进行比较，可以确定器件内热点（hotspot）的Z位置。如下图(a-c)所示，展示了实验和模拟的LIT数据，证明了其区分堆叠芯片内不同位置热点的能力。结果证实LIT能有效揭示所有三个维度上的缺陷位置。然而，虽然LIT擅长精确定位泄漏和高阻失效（3D），但它不适用于隔离硬开路或电阻低于1欧姆的短路失效。在这种情况下，应使用磁场成像（MFI）、时域反射计（TDR）和电光太赫兹脉冲反射计（EOTPR）等替代技术。
对于内部IO失效分析，如下图所示，由于内部芯片间互连缺乏焊球阵列（BGA）连接，故障隔离面临挑战。为了解决这个问题，需要在产品测试程序开发阶段开发专门的故障隔离测试程序，以精确定位失效源：是来自芯片1、芯片2，还是它们之间的互连。如果失效追溯到芯片间的互连，则可以将样品制备技术与3D微探针技术结合使用，配合FI工具（如时域反射计（TDR）、电光太赫兹脉冲反射计（EOTPR）或锁定热成像（LIT））来识别内部IO连接中的缺陷。
如下图所示，对失效单元进行了精密的截面制备，以暴露部分连接到有缺陷的内部IO引脚的微凸块，该引脚位于高带宽内存（HBM）和硅中介层之间。使用微探针技术，将EOTPR探针施加到部分暴露的微凸块上，然后收集EOTPR数据，如(b)所示。通过将获取的频谱与已知良品引脚和裸中介层的频谱进行比较，将失效定位到GPU芯片上，靠近连接GPU和硅中介层的微凸块处。为了进一步研究，进行了等离子体聚焦离子束（FIB）截面分析，揭示了缺陷。如(c)显示了一张扫描电子显微镜（SEM）图像，显示了一层介质层（ILD）裂纹，该裂纹有可能扩展为内部IO引脚布线中的通孔分层或走线裂纹。
在故障隔离之后，强烈建议在进行详细的物理失效分析（PFA）之前再进行一轮高分辨率、非破坏性（对AOI）的成像。根据缺陷的尺寸、类型和所用成像技术的分辨率，可能无需进行PFA即可识别缺陷。如下图所示，使用锁定热成像（LIT）精确定位了失效位置，在(a)中显示为一个“热点”。相位偏移角分析进一步表明该缺陷位于堆叠芯片封装的上层芯片中。为了更仔细地检查该区域，在“热点”区域周围使用了高分辨率C模式扫描声学显微镜（CSAM）进行局部扫描。如(b)所示，CSAM检测到了“白色凸点”，表明存在层间介质（ILD）分层。这类缺陷会发展成芯片内的通孔或走线开路，最终导致高阻失效。
如下图所示，展示了从一个具有2.5D中介层配置的失效单元的失效引脚捕获的时域反射计（TDR）频谱。通过将该频谱与良品单元、裸基板和没有芯片的良品单元的频谱进行比较，将开路失效精确定位在连接芯片与中介层的一级互连（FLI）焊点附近。
为了进一步研究该缺陷，使用了高分辨率3D X射线计算机断层扫描（CT），揭示了紧邻FLI之前的一条走线裂纹，如下图所示。
物理失效分析（PFA）和材料分析在揭示缺陷细节和识别失效根本原因方面起着关键作用。所选择的PFA技术需要在保证相对较短的吞吐时间（TPT）的同时，通过最大限度地减少伪影来保持感兴趣区域（AOI）的完整性。对于有机PCB、基板或大型焊点中的明显缺陷，机械截面或平面研磨是首选，因为它成本较低且TPT更快。然而，为了检测有机基板、微米级互连和芯片层中的细微缺陷，通常需要结合使用机械方法、激光烧蚀或铣削、离子铣削和FIB等技术，以在较短的TPT内实现无伪影的结果。
如下图所示，一个FIB截面揭示了芯片级别的层间介质（ILD）分层。为了加速在较大结构中暴露细微缺陷的过程，可使用等离子体FIB或离子铣削进行更快的材料去除。图(b)和(c)分别展示了使用等离子体FIB和离子铣削获得的硅通孔（TSV）的截面扫描电子显微镜（SEM）图像。
在PFA过程中识别出缺陷后，会使用各种成像技术进行详细检查。光学显微镜通常用于明显的缺陷成像，而SEM则常用于亚微米缺陷分析。然而，随着互连尺寸缩小至仅几微米，SEM单独观察细微的界面缺陷（如纳米尺度的空洞或分层）可能不够清晰。为了实现原子级空间分辨率，可使用透射电子显微镜（TEM）来检测这些精细尺度的缺陷。如下图所示，展示了一个混合键合Cu-Cu互连的截面SEM图像，其中界面的细微缺陷难以清晰辨别。
相比之下，下图中的TEM图像提供了高度详细的视图，清晰地显示了Cu-Cu界面处的纳米尺寸空洞。
对缺陷进行全面的材料分析对于深入的根源调查至关重要，有助于在先进封装开发中确定解决路径。结合使用材料分析技术，包括能量色散X射线光谱（EDX）、傅里叶变换红外光谱（FTIR）、基于原子力显微镜的红外光谱（AFM-IR）、光学光热红外显微光谱（O-PTIR）、X射线光电子能谱（XPS）、飞行时间二次离子质谱（TOF-SIMS）和电子背散射衍射（EBSD），可以提供关于感兴趣区域元素组成、光谱指纹、化学状态、深度剖析和晶体取向的关键信息。
失效分析报告是整个流程的最后一步，记录了问题陈述、分析步骤、结果和结论。详细的报告对于在根源调查期间与合作伙伴进行有效沟通至关重要，也是未来案例的宝贵参考。
先进3D封装中的高度功能集成和复杂封装架构给传统的故障隔离（FI）和失效分析（FA）方法带来了重大挑战。此外，大批量制造要求创新的FA工作流程，以缩短吞吐时间（TPT）。将AI集成到FA流程中可以增强自动化和大数据分析能力，从而降低人工成本、缩短TPT，并提高分析复杂微电子器件的可扩展性。
近年来，半导体行业越来越多地在FA流程中采用AI，在以下几个领域取得了显著成果：
缺陷检测和分类。
在SEM、TEM、SAM和X射线成像中的降噪。
通过聚类和模式识别进行失效模式识别。
FA数据和报告分类，以及失效模式预测。
未来AI在FA中的应用可能包括：
辅助跨不同工具的数据收集或完全自主执行FA。
培训新FA工程师使用FI-FA工具。为各种样品生成或修改针对罕见失效模式的测量数据。
自动化生成和评估FA报告。
如下图所示，光学显微镜用于自动捕获PCB图像并分析其是否存在缺陷。训练一个卷积神经网络（CNN）来自动检测和分类诸如missing hole、mouse bite 和 open circuit等缺陷，无需人工干预。该机器学习模型可以扩展以适应更多的缺陷类型和PCB尺寸。类似的AI驱动方法已在全行业实施，用于通过光学显微镜、红外（IR）显微镜、SAM、X射线、SEM和TEM实现自动缺陷检测和分类。
下图展示了利用AI对SEM图像进行降噪的应用。训练一个CNN来有效降低SEM图像噪声，增强图案边缘检测。该技术也可应用于对光学、IR、TEM、SAM和X射线成像获得的图像进行降噪。
下图比较了使用传统的Feldkamp-Davis-Kress（FDK）重建方法与基于CNN的重建方法对微凸块互连缺陷进行3D X射线计算机断层扫描（CT）的图像质量。图(a-b)所示的FDK方法需要1600次投影和9.6小时的扫描才能解析一个约1μm厚的凸块裂纹。相比之下，图(c-d)所示的基于CNN的重建仅使用400次投影和显著缩短的2.4小时扫描，就实现了具有可比性且噪声更低的图像质量。这些结果突显了基于深度学习的重建算法在提高扫描效率同时不牺牲图像质量方面的优势。
如下图所示，AI已被证明可以提高失效模式识别的效率。圆圈代表晶圆，深色点标记了失效芯片的位置。识别晶圆失效模式对于调查失效模式和机制至关重要。例如，“center””、“donut”和“edge”等模式通常指向特定的晶圆级工艺问题，而“scratch”模式则通常表明操作问题。通过聚类和模式识别的AI辅助失效模式识别可广泛应用于产品良率分析、制造缺陷监控、器件失效分析和失效根源调查等领域。
实现芯粒（Chiplet）异质集成的先进封装技术，正在推动半导体行业持续前进。封装日益增长的复杂性和尺寸，对质量保证、可靠性风险评估以及故障隔离与失效分析（FI-FA）技术提出了严峻挑战。为应对挑战，FI-FA技术未来发展需聚焦以下方向：
AI应用：深化人工智能在缺陷检测、降噪、模式识别和自动化分析中的应用。
快速、高分辨率、非破坏性故障隔离与成像技术：开发能够满足大型、复杂封装三维分析需求的工具。
面向具背面供电网络（BSPDN）先进封装的FI-FA方法：BSPDN将在未来先进硅节点中实现，需开发针对性分析手段。
具有亚微米分辨率且样品制备要求最低或无要求的灵敏材料分析工具：提升对界面污染和微小缺陷的表征能力。
建模与仿真辅助的FA：通过模拟高效定位潜在失效位置。
面向测试和FA的设计（DFT/DFA）：在产品设计阶段即纳入便于FI-FA的测试程序。
本文全面综述了先进封装技术（包括2.5D和3D封装）中故障隔离（FI）与失效分析（FA）技术所面临的挑战。详细阐述了在芯片级和封装级故障隔离、高分辨率成像、芯片移除、分层、截面分析、微探针测试、电子显微镜及材料分析中使用的FI-FA技术。此外，还重点介绍了人工智能（AI）辅助的FI和FA方法当前的能力和未来发展趋势。
来源：Internet
关键词：
故障隔离
失效分析
