周边逻辑电路则负责控制数据的读取、写入以及刷新等操作，确保数据的准确性和存储单元的正常运行。

一个典型的 DRAM 芯片通常包含三个主要区域：

Cell Array，各个 bit 信息存储在微小的电容器中；

Logic or Core Area，其中如感应放大器（sense amplifier），解码器（decoder）等电路有助于确定如何从单元阵列中读取数据；

Periphery 外围部分，构成了与 DRAM 芯片内部和外部进行通信的连接线路。外围电路主要由高速 Logic device 以及连接 DRAM 各部分的线路组成。确保向该电路传输的信号达到最大值对于保持 DRAM 单元中存储的信息的完整性至关重要。

这三个区域都必须进行缩放，以满足行业不断增长的 DRAM 性能要求。这些缩放要求包括最大限度地增加电容器中能够存储的电荷、减少 Amplifier的 variation 以及减少电路中布线造成的功率损耗。

Reference:

1.1T-1C Dynamic Random Access Memory Status, Challenges, and Prospects. 

2.applied materials.